

CFG6217

高性价比三相栅极驱动器

1 概述

CFG6217是一款高性能、高可靠性的三相栅极驱动集成电路芯片。

CFG6217内置 VDD欠压 (UVLO) 保护功能，防止功率管在过低的电压下工作。

CFG6217内置输入直通防止功能和死区时间，防止被驱动的高低侧 MOSFET直通，有效保护功率器件。

CFG6217内置输入信号滤波，防止输入噪声干扰。

2 应用


电机驱动

3 产品特点


- 集成三个独立的半桥驱动
- 悬浮电压高达+200V
- 电源电压工作范围：7.0-20V
- 峰值输出电流高达1.0A
- VDD欠压保护 (UVLO)
- 内置输入互锁功能和死区时间
- 优异的传输延迟匹配

4 封装信息

器件名称	封装形式	尺寸
CFG6217T	TSSOP20L	6.5mm × 6.4 mm



5 引脚配置与功能



管脚号	管脚名称	管脚描述
1,2,3	HI1,HI2,HI3	高侧输入
4,5,6	LI1,LI2,LI3	低侧输入
7	VDD	低侧供电电压
8	VSS	接地
9,10,11	LO3,LO2,LO1	低侧输出
12,15,18	HS3,HS2,HS1	高侧浮动偏移电压
13,16,19	HO3,HO2,HO1	高侧输出
14,17,20	HB3,HB2,HB1	高侧浮动绝对电压

6 电气参数

6.1 绝对最大值

参数	符号	最小值	最大值	单位
高侧浮动绝对电压	HB _{1,2,3}	-0.3	225	V
高侧浮动偏移电压	HS _{1,2,3}	-5	200	V
高侧输出电压	HO _{1,2,3}	HS _{1,2,3} - 0.3	HS _{1,2,3} + 0.3	V
低侧供电电压	VDD	-0.3	25	V
低侧输出电压	LO _{1,2,3}	-0.3	VDD + 0.3	V
逻辑输入电压 (HI, LI)	IN	-0.3	VDD + 0.3	V
偏移电压摆率范围	dVs/dt	--	50	V/ns
结温范围	T _j	-40	150	°C
储存温度范围	T _{stg}	-55	150	°C

注 1: 电压超过绝对最大额定值, 可能会损坏芯片。芯片长久地工作在推荐的工作条件之上, 可能会影响其可靠性。不建议芯片在推荐的工作条件之上长期工作。

6.2 ESD 等级

		典型值	单位
V(ESD)静电放电	HBM	±2000	V
	CDM	±500	

6.3 封装热阻

封装形式	R _{θJA}	单位
SOIC8	117.6	°C/W
MSOP10	165.3	°C/W
DFN8-3x3	70	°C/W
DFN10-3x3	70	°C/W
DFN10-4x4	37.9	°C/W
QFN24-4x4	42	°C/W
TSSOP20L	100	°C/W

6.4 推荐工作条件

参数	符号	最小值	最大值	单位
高侧浮动绝对电压	HB _{1,2,3}	HS _{1,2,3+4}	HS _{1,2,3+20}	V
静态高侧浮动偏移电压	HS _{1,2,3}	-5	200	V
低侧供电电压	VDD	7.0	20	V
环境温度	T _A	-40	125	°C



注 1: 在某些应用中, 电阻和电感可能导致HS节点瞬间超过规定的电压。如果HS上出现负瞬态, HS电压绝不能大于VDD - 20V。例如VDD = 12V, 则HS处的负瞬态不能超过- 8V。

6.5 静态电气参数 ($T_A = 25^\circ\text{C}$, $V_{DD} = \text{HB}_{1,2,3} = 15\text{V}$, $\text{HS}_{1,2,3} = \text{VSS}$)

参数	符号	测试条件	最小值	典型值	最大值	单位
电源电流						
VDD 静态电流	I_{QDD}		--	170	300	μA
VDD 工作电流	I_{PDD}	100kHz, 无负载	--	--	1.0	mA
HB 静态电流	I_{QHB}		--	30	60	μA
HB 工作电流	I_{PHB}	100kHz, 无负载	--	--	1.0	mA
悬浮电源漏电流	I_{LK}	HB=HS=200V	--	0.1	5.0	μA
输入 IN						
高电平输入阈值电压	V_{IH}		--	2.2	2.7	V
低电平输入阈值电压	V_{IL}		0.8	1.4	--	V
IN 高电平输入偏置电流	I_{IN+}	$V_{IN}=5\text{V}$	10	20	30	μA
IN 低电平输入偏置电流	I_{IN-}	$V_{IN}=0\text{V}$	--	--	1	μA
IN 输入下拉电阻	R_{IN}		--	250	--	k Ω
UVLO						
VDD 欠压保护跳闸电压	V_{DDUV+}		5.8	6.4	7.0	V
VDD 欠压保护复位电压	V_{DDUV-}		5.0	5.8	6.4	V
VDD 欠压保护迟滞电压	V_{DDUVH}		0.3	0.5	--	V
高端输出						
高电平输出电压	V_{OHH}	$I_O=-100\text{mA}$	--	0.6	1.0	V
低电平输出电压	V_{OLH}	$I_O=100\text{mA}$	--	0.35	0.6	V
高电平输出短路脉冲电流	I_{OHH}	$V_O=0\text{V}$, $V_{IN}=5\text{V}$	--	1.0	--	A
低电平输出短路脉冲电流	I_{OLH}	$V_O=12\text{V}$, $V_{IN}=0\text{V}$	--	1.0	--	A
低端输出						
高电平输出电压	V_{OHL}	$I_O=-100\text{mA}$	--	0.6	1.0	V
低电平输出电压	V_{OLL}	$I_O=100\text{mA}$	--	0.35	0.6	V
高电平输出短路脉冲电流	I_{OHL}	$V_O=0\text{V}$, $V_{IN}=5\text{V}$	--	1.0	--	A
低电平输出短路脉冲电流	I_{OLL}	$V_O=12\text{V}$, $V_{IN}=0\text{V}$	--	1.0	--	A

6.6 动态电气参数 (除非特别注明, 否则 $T_A = 25^\circ\text{C}$, $V_{DD} = \text{HB}_{1,2,3} = 15\text{V}$, $\text{HS}_{1,2,3} = \text{VSS}$)

参数	符号	测试条件	最小值	典型值	最大值	单位
上升沿传输时间	t_{PDLH}		--	100	170	ns
下降沿传输时间	t_{PDHL}		--	100	170	ns
高低侧延时匹配	MT		--	--	30	ns
死区时间	DT		--	100	--	ns
死区时间匹配	MDT		--	--	30	ns
输出上升时间	t_{RISE}	$CL = 1000 \text{ pF}$	--	30	50	ns
输出下降时间	t_{FALL}	$CL = 1000 \text{ pF}$	--	30	50	ns
最小输入脉冲宽度	t_{PW}		200	--	--	ns


Figure 1. Typical Test Timing Diagram

Figure 2. Dead-time matching

7 功能与应用


7.1 芯片描述

CFG6217芯片内部设置了固定的死区时间保护电路。在死区时间内，高侧和低侧输出均被设置为低电平。所设置的死区时间必须确保一个功率管关断后，再开启另外一个功率管，以有效防止上下功率管直通现象。下表描述了输入信号和驱动器输出信号的时序关系。


7.2 真值表

LI Pin	HI Pin	LO Pin	HO Pin
L	L	H	L
H	L	L	L
L	H	L	L
H	H	L	H

7.3 典型应用电路



8 封装尺寸(TSSOP20L)



SYMBOL	MIN	NOM	MAX	SYMBOL	MIN	NOM	MAX
A	--	--	1.20	C1	0.12	0.13	0.14
A1	0.05	--	0.15	D	6.40	6.50	6.60
A2	0.80	1.00	1.05	E1	4.30	4.40	4.50
A3	0.39	0.44	0.49	E	6.20	6.40	6.60
b	0.20	--	0.28	e	0.65BSC		
b1	0.19	0.22	0.25	L	0.45	0.6	0.75
c	0.13	--	0.17	L1	1.00REF		
--	--	--	--	θ	0	--	8°

9 订货信息

Order Part No.	Package	QTY
CFG6217T	TSSOP20L, Pb-Free	4000/Reel